SpyGlass®-DFT

SpyGlass®-DFTは、IC設計者がレジスタ・トランスファ・レベル（RTL）設計において設計にテスト設計を実現できる初めてのソリューションです。SphyGlass-DFTは特に論理設計者を対象につくられており、これによりユーザは強固なDFT手法を利用し、テストの専門家がいなくても高度なテスト・カバレッジを実現することができます。

RTL段階でのDesign-For-Test

SpyGlass®-DFTは、ゲートレベルネットリストが生成される前に、ATPG(Automatic Test Pattern Generation)のテストカバレッジの予測や、RTL記述が開発されるに従ってテスト容易性の問題点を正確に予測することができる、ユニークな機能があります。SpyGlass®-DFTによるソリューションはテスト容易性の問題点をみつけるだけではなく、それを自動的に修正することも可能です。

またこのツールには多くのメリットがあります。従来のアプローチでは、テスト・エンジニアがゲートレベルでテストクロックやスキャン挿入用のセット/リセット・ロジックを設計していましたが、これは変更が難しく、時間とコストがかかっていました。SpyGlass®-DFTはそれと対照的であり、RTLを作成中にユーザがテスタビリティの最適化することで、デザインへの効果を最大限に発揮し、コストを最小限に抑えることが可能です。SpyGlass®-DFTはテスト開発期間を短縮することで、コストを削減し、全体的にテスタビリティを向上させることが可能です。

RTLにおける正確なテストカバレッジの見積もり：拡張できるDFTルール

SpyGlass®-DFTは、RTL（論理合成、スキャン挿入の前）において、高精度（ATPGと比較し、おおよそ1%前後）にテストカバレッジを予測します。そしてそのRTLは最終的なスキャン挿入やATPGでの必要条件に満たしていることを確実にします。

SpyGlass®-DFTは、100以上の包括的なDFTルールを搭載しています。また、ユーザは、自社仕様のDFT作業やポリシーを実行するために、独自のルールを記述することができます。SpyGlass®-DFTは、スキャン性を向上させるため、自動的にRTLコードを修正する独自の AutoFix機能があります。SpyGlass®-DFTには、RTLデザインと視覚的に確認できる回路図を使って、直感的に解析を行える環境があります。ユーザーは、違反レポート、回路図、RTL記述のウィンドウ間を容易にクロスプローブし、ソースの問題箇所を特定することで、適切な変更を行うことができます。

At-speedテストの問題

従来の縮退故障用テストで使われたテストクロックは、テスト装置上で動くように、システム速度より遅い周波数で設計されていました。At-speedテストはそのテストクロックが、システム速度であることが要求されます。したがってそれはPhase Locked Loop(PLL)をソースとするファンクションクロックと共有化されることもあります。このテストクロック回路の追加により、ファンクションクロックスキューやデザインのタイミングクロージャーに影響することが考えられます。　　　　　

At-speedテストはフルスキャンで99%以上の縮退故障であるデザインであったとしても、要求されるフォルトカバレッジより低いことがあります。既にATPGを行っている状態で、低いAt-speedカバレッジの原因を見つけだしたとしても、回路の変更などが必要で、すでに手遅れな状態であり、スケジュールに対して多大な影響があります。

SpyGlass-DFT DSM
この新しいオプションプロダクトは、一歩進んだタイミングクロージャーの解析と、Deep SubMicron(DSM)のためのRTLからのテスタビリティ向上のための機能を提供します。

主な機能 At-speedテストルールに関し、RTLで事前にタイミングクロージャーの問題を解決 RTL設計の早期にAt-speedテストカバレッジを予測 RTLの段階で、低いカバレッジの問題をピンポイントに解析 　主な特徴 エキスパートではなくても、事前にDFTとタイミングクロージャー問題をRTL設計者が収束させることができます。 設計初期であるRTL設計において、テスタビリティを検討できることで、後期になって予期していなかった修整のための工数が取られません。 ゴールデンRTLで90%以上の高いAt-speedカバレッジを達成することで、デザインのインプリメンテーションまでそれを保つことができます。

SpyGlass-DFT DSM　カバレッジが低いときの解析

メソドロジー

AtrentaのSpyGlass®-DFTメソドロジは、RTLでDFT問題を解決する、使いやすく包括的な手法を提供し確実により高いテスト品質を実現します。

• 製品の一部として、メソドロジ・ドキュメント、ルールセットをご提供します。
• DFTサブメソドロジを使用することで、不要な違反が減少し、重要な違反に絞って解析することで、RTL設計者の時間を節約します。
• この推奨する段階的なアプローチとは、ブロックやチップなどの各レベルにおいて、DFT違反を解析していくことを含みます。その各段階において、回路の設定、初期テスト信号の定義、ブラックボックスに対するスキャン・ラッピング、バイパス・ロジックがあるモジュールに対する制約、スキャン化性、ラッチの透過性、テストポイントの追加、スキャンチェーンの確認などを行います。

SpyGlass®-DFTの機能と特徴

• RTLあるいはゲートレベルで、DFT問題を正確に特定
• ATPGテスト・カバレッジとの高度な相関性
• At-speedカバレッジに影響する問題点を指摘
• RTLのスキャン化性可否を確認
• 内臓された制御性、観測性エンジンがテスタビリティを解析
• 効果の高い順にテストポイントをガイド
• 独自のAutoFix機能がRTLを修正し、スキャン性を向上
• 直感的にクロスプロービングが可能な統合デバッグ環境